Cuando aleatorizamos, deseamos que esos valores obtenidos fruto de la aleatorizaci\u00f3n se conviertan en est\u00edmulos que conduzcan se\u00f1ales a nuestros dise\u00f1os objeto de verificaci\u00f3n. Veamos c\u00f3mo lo hacemos en varios ejemplos desarrollados en nuestros laboratorios virtuales de ejemplo del radicador.<\/p>\n\n\n\n
Paso 1<\/a>: Tenemos la instanciaci\u00f3n del objeto RCSG dentro del mismo m\u00f3dulo donde se declara la se\u00f1al que se conecta al puerto de entrada del DUV. Tenemos por tanto una visibilidad completa y podemos hacerla c\u00f3mo se resalta en el siguiente ejemplo, en el que queremos introducir un valor aleatorizado a la entrada X del radicador.<\/p>\n\n\n Paso 2:<\/a> La situaci\u00f3n es bastante parecida. Solo que ahora el m\u00f3dulo en donde conviven el objeto RCSG y la se\u00f1al a recibir el valor es substituido por un program. La se\u00f1al X no es directamente la que se conecta a la entrada del DUV, sino una salida del program que se conectar\u00e1 a la entrada del DUV <\/p>\n\n\n La gran diferencia de comportamiento la tendremos por generar la asociaci\u00f3n de la entrada X a trav\u00e9s de un program (ver p\u00e1gina relativa al Program<\/a>); garantizando que el est\u00edmulo X sea percibido sin carreras.<\/p>\n\n\n\n\n while ( veamos.get_coverage()<90)\n\tbegin\n \t busInst.impares.constraint_mode(0);\n\t busInst.pares.constraint_mode(1);\n\t $display("pruebo con pares");\n\t assert (busInst.randomize()) else $fatal("randomization failed");\n \t X = busInst.valor;\t\n \t veamos.sample(); \n \t @(posedge CLK); \t\n\t START <= 1'b1;\n\t @(posedge CLK);\n\t START <= 1'b0;\n\t @(posedge FIN);\n\t -> comprobar;\n\t @(negedge FIN);\n end\n<\/pre><\/div>\n\n\n\nsed i1 (\n\/\/ port map - connection between master ports and signals\/registers \n\t.CLK(CLK),\n\t.COUNT(COUNT),\n\t.FIN(FIN),\n\t.RESET(RESET),\n\t.START(START),\n\t.X(X)\n);\n \/\/instanciacion del program \n estimulos #(.size(4))\n estim1 (.*,\n .X(X)); \n<\/pre><\/div>\n\n\n