{"id":1313,"date":"2022-06-10T08:03:00","date_gmt":"2022-06-10T08:03:00","guid":{"rendered":"https:\/\/dsd.webs.upv.es\/?p=1313"},"modified":"2025-04-23T08:56:49","modified_gmt":"2025-04-23T08:56:49","slug":"sesion-1-seminario-verificacion-uvm-nivel-basico","status":"publish","type":"post","link":"https:\/\/dsd.webs.upv.es\/?p=1313","title":{"rendered":"Sesion 1 Seminario Verificacion UVM nivel b\u00e1sico"},"content":{"rendered":"\n

<\/p>\n\n\n\n

Instrucciones iniciales<\/h2>\n\n\n\n
    \n
  1. Haremos las sesiones de este seminario en el aula inform\u00e1tica I (situado en la planta baja del edificio 4D de la ETSIT <\/li>\n\n\n\n
  2. Necesito que vay\u00e1is equipados con vuestro port\u00e1til y que teng\u00e1is instalado dos programas que teneis en recursos de poliformat. Son Questasim (que es posible que algunos de vosotros ya teng\u00e1is instalado) y un assistente de systemverilog denominado SystemVerilog-VHDL assistant. Afortunadamente no son programas muy pesados y para poder ejecutarlos necesitar\u00e9is estar en la VPN de la universidad (si est\u00e1is fuera de la universidad) o conectados a trav\u00e9s de UPVNET. Es necesario que a\u00f1ad\u00e1is una variable de entorno a vuestro windows que encontrar\u00e9is disponible bajo la carpeta de questasim de recursos del poliformat del curso de formaci\u00f3n Aula de Microelectr\u00f3nica. <\/li>\n\n\n\n
  3. Para aquellos que no dispongan de esta infraestructura, intentaremos crear alg\u00fan usuario en polilabs bajo demanda. Esta es una soluci\u00f3n m\u00e1s lenta y que resolveremos al principio de la semana que viene . Es posible que muchos de vosotros (los alumnos MUISE) teng\u00e1is acceso a la m\u00e1quina de polilabs denominada ETSIT-CADENCE2. En dicha m\u00e1quina tambi\u00e9n est\u00e1n instalados los programas. Para su correcto funcionamiento os adjuntar\u00e9 en recursos los ficheros a colocar en vuestro \u00abhome\u00bb para su correcto funcionamiento. <\/li>\n\n\n\n
  4. Para terminar, mi canal de comunicaci\u00f3n con vosotros ser\u00e1 a partir de ahora ser\u00e1 la p\u00e1gina web https:\/\/dsd.webs.upv.es\/<\/a> En dicha web est\u00e1 grabados en video los pasos que vamos a hacer en este seminario y que intentar\u00e9 ejecutar en directo. Es muy importante que veng\u00e1is equipados con auriculares!! <\/li>\n<\/ol>\n\n\n\n

    Dise\u00f1o a verificar<\/h2>\n\n\n\n

    <\/p>\n\n\n\n

    Vamos a verificar un divisor algor\u00edtmico. El c\u00f3digo ASM es el que se adjunta en la siguiente figura<\/p>\n\n\n\n

    <\/p>\n\n\n\n

    <\/p>\n\n\n\n

    \"\"<\/figure>\n\n\n\n

    Os adjunto informaci\u00f3n de c\u00f3mo deber\u00edan denominarse los puertos y de entrada y salida. Es muy importante respetar este tipo de nombres sobre todo si se quiere reusar un banco de pruebas previo.<\/p>\n\n\n\n