Skip to content
Rincón de SystemVerilog

Soporte para Verificación de Sistemas Digitales

  • Acceso usuarios
  • Blog
  • Sintaxis básica
    • Arrays
      • packet arrays
      • unpacked arrays
      • Combinacion “packed and unpacked arrays”
      • Ejemplo RTL
      • Inicialización de arrays
      • Array Referencing & Copying
      • Arrays dinámicos
      • Arrays asociativos
      • Colas
      • Simulación de Arrays
  • Diseño
    • Diseño de FSM
      • Máquinas Moore
      • Máquinas Mealy
      • Codificación de los estados
        • Máquinas con salidas decodificadas en los estados
      • Máquinas con salidas registradas
        • Máquinas Moore con salidas registradas
    • Memorias
      • Memorias ROM
      • Memorias RAM
  • Estructura
    • Nuevas construcciones para verificación
      • Program
      • Clocking blocks
    • Nuevas construcciones para diseño y verificación
      • Generate
      • Interface
    • Uso combinado interfaz y Clocking Blocks en UVM
  • Verificación
    • Simulación básica
      • Manejo básico del simulador
      • Manejo de simulador HDL desde entorno de diseño HDL
      • Generación de estímulos
      • Observación de resultados
    • Aserciones 1ª parte
      • Aserciones: cuestiones básicas
      • Aserciones: Tipos
      • Aserciones inmediatas
      • Aserciones concurrentes
      • Disable iff
      • Aserciones monociclo
      • Aserción monociclo con implicación
      • Secuencias en la condición de implicación
    • Aserciones 2ª parte
      • Aserciones multiciclo
      • Repeticiones en aserciones multiciclo
      • Aserciones multicliclo con implicación
      • Funciones predefinidas
      • Aserciones de secuencias combinadas
      • Operador Throughout
      • Secuencias
    • Concurrencia
      • Concurrencia en Verilog
      • Concurrencia en Systemverilog
    • Introducción a Clases de Systemverilog
      • Manejo básico de clases 1ª parte
      • Manejo básico de clases 2ª parte
    • RCSG
      • Idea principal
      • Definición
      • Aleatorización
      • Driver
    • Cobertura funcional
      • Idea principal
      • Definición de covergroups
      • Coverpoints y cross
      • Seguimiento e Informes
      • Monitorización y muestreo
    • Banco de pruebas
      • Estructura clásica
      • Paso 1: Introducción de RCSG y cobertura funcional
      • Paso 2: Program y modelo de referencia
      • Paso 3: Clocking block y monitorización
      • Paso 4: Interface y scoreboard
      • Paso 5: ordenandolo todo un poco
      • Estructura SystemVerilog
  • Verificacion UVM
    • Creación del proyecto
    • Creación del top
    • Creación del test
    • Secuencia de estímulos
    • Observación de resultados
    • Cobertura funcional
  • HORARIOS ASIGNATURAS
    • Horario Integración de Sistemas Digitales
  • Coverificación
    • Simulación HDL desde un entorno de simulación de sistemas
  • Acceso usuarios
  • Blog
  • Sintaxis básica
    • Arrays
      • packet arrays
      • unpacked arrays
      • Combinacion “packed and unpacked arrays”
      • Ejemplo RTL
      • Inicialización de arrays
      • Array Referencing & Copying
      • Arrays dinámicos
      • Arrays asociativos
      • Colas
      • Simulación de Arrays
  • Diseño
    • Diseño de FSM
      • Máquinas Moore
      • Máquinas Mealy
      • Codificación de los estados
        • Máquinas con salidas decodificadas en los estados
      • Máquinas con salidas registradas
        • Máquinas Moore con salidas registradas
    • Memorias
      • Memorias ROM
      • Memorias RAM
  • Estructura
    • Nuevas construcciones para verificación
      • Program
      • Clocking blocks
    • Nuevas construcciones para diseño y verificación
      • Generate
      • Interface
    • Uso combinado interfaz y Clocking Blocks en UVM
  • Verificación
    • Simulación básica
      • Manejo básico del simulador
      • Manejo de simulador HDL desde entorno de diseño HDL
      • Generación de estímulos
      • Observación de resultados
    • Aserciones 1ª parte
      • Aserciones: cuestiones básicas
      • Aserciones: Tipos
      • Aserciones inmediatas
      • Aserciones concurrentes
      • Disable iff
      • Aserciones monociclo
      • Aserción monociclo con implicación
      • Secuencias en la condición de implicación
    • Aserciones 2ª parte
      • Aserciones multiciclo
      • Repeticiones en aserciones multiciclo
      • Aserciones multicliclo con implicación
      • Funciones predefinidas
      • Aserciones de secuencias combinadas
      • Operador Throughout
      • Secuencias
    • Concurrencia
      • Concurrencia en Verilog
      • Concurrencia en Systemverilog
    • Introducción a Clases de Systemverilog
      • Manejo básico de clases 1ª parte
      • Manejo básico de clases 2ª parte
    • RCSG
      • Idea principal
      • Definición
      • Aleatorización
      • Driver
    • Cobertura funcional
      • Idea principal
      • Definición de covergroups
      • Coverpoints y cross
      • Seguimiento e Informes
      • Monitorización y muestreo
    • Banco de pruebas
      • Estructura clásica
      • Paso 1: Introducción de RCSG y cobertura funcional
      • Paso 2: Program y modelo de referencia
      • Paso 3: Clocking block y monitorización
      • Paso 4: Interface y scoreboard
      • Paso 5: ordenandolo todo un poco
      • Estructura SystemVerilog
  • Verificacion UVM
    • Creación del proyecto
    • Creación del top
    • Creación del test
    • Secuencia de estímulos
    • Observación de resultados
    • Cobertura funcional
  • HORARIOS ASIGNATURAS
    • Horario Integración de Sistemas Digitales
  • Coverificación
    • Simulación HDL desde un entorno de simulación de sistemas
  • Verificación,  Verificación funcional

    RCSG y cobertura funcional en microprocesadores

    noviembre 22, 2020

    He creado esta entrada para que pensemos cómo podemos utilizar RCSG y covergroups en la verificación de un microprocesador. Una forma que se me ocurre de hacerlo (y desde luego no es única) es la que os voy a describir. Es el momento adecuado porque empezamos esta semana a conocer el código máquina de los diferentes tipos de instrucciones del…

    Read More
    ralfgad No Comments
  • Verificación,  Verificación funcional

    Modelo de Fifo ideal con colas

    septiembre 23, 2020

    En este enlace podréis ver una modelización de una fifo como la solicitada en la tarea 1 mediante una cola y un pequeño banco de pruebas de algunos casos de verificación. Paso de argumentos por referencia siempre teniendo en cuenta que el paso no puede ser por valor sino por referencia (por eso se utiliza la palabra reservada ref). Si…

    Read More
    ralfgad

Categorias de entradas

  • Cuestiones sintácticas (1)
  • Diseño (5)
    • ASM (3)
    • Jerarquía (1)
  • RISC-V (3)
  • Tutoriales (4)
  • Uncategorized (2)
  • Verificación (10)
    • Assert Base Verification (ABV) (1)
    • Verificación física (3)
    • Verificación formal (1)
    • Verificación funcional (2)

ENTRADAS RECIENTES

  • Ago 06, 2025 Sesion 1 microelectrónica avanzada: Descripción
  • Ago 02, 2025 Clases
  • Mar 11, 2025 Verificación Formal (I)
  • Sep 17, 2024 Trabajo con un editor como centro de operaciones de diseño y verificación: Parte I
  • Jun 17, 2022 Sesion 3 Seminario Verificación UVM nivel básico

Comentarios recientes

    Savona Theme by Optima Themes