Procedimiento para poder hacer la verificación de vuestras fases 4 remotamente Supongamos que tengo ya un diseño fase 4 simulado y con visos de ser perfectamente correcto Solicito permisos para acceso remoto a alguno de los puestos de laboratorio de Diseño de Circuitos y Sistemas Electrónicos. De forma que desde casa con una VPN a la UPV y utilizando el…
-
-
RISC-V: Instrucciones auipc y lui en la implementación monociclo.
Para hacer compatible los programas desarrollados en Venus en nuestra implementación monociclo del RISC-V, sería muy útil el uso en nuestro RISC-V de instrucciones para cargar direcciones de memoria en registros, como puede ser la (load address) o li (load immediate). Las instrucciones la y li son realmente pseudoinstrucciones. El compilador crea dos instrucciones para la (auipc + addi) y…
-
Verificación física RISC-V con LCD
El planteamiento de esta entrada es si podemos hacer una verificación física del RISC-V, en la placa DE2-115 mediante el LCD. La controladora verilog de LCD proviene de la siguiente dirección y autoría: https://gist.github.com/windhooked/40f6c9a6d35062a5d24503d2bcb07ddd La adaptación que he realizado ha consistido fundamentalmente en generar una salida adicional que resetee el micro RISC-V mientras el LCD arranca, de forma que cuando…
