En el siguiente vídeo podréis observar:
- Cómo arrancar la herramienta de manera aislada
- Como compilar y simular el código verilog/systemverilog que tengáis entre manos
- Cómo visualizar los resultados (a través de un visualizador de ondas)
- Cómo modificar las entradas de vuestro código mediante comandos de la herramienta de tipo «force». No es muy recomendable hacer esto para un diseño (mejor construirte un banco de pruebas en verilog/systemverilog) pero puede permitirte probar algo de manera muy rápida