Skip to content
Rincón de SystemVerilog

Soporte para Verificación de Sistemas Digitales

  • Acceso usuarios
  • Blog
  • Sintaxis básica
    • Arrays
      • packet arrays
      • unpacked arrays
      • Combinacion “packed and unpacked arrays”
      • Ejemplo RTL
      • Inicialización de arrays
      • Array Referencing & Copying
      • Arrays dinámicos
      • Arrays asociativos
      • Colas
      • Simulación de Arrays
  • Diseño
    • Diseño de FSM
      • Máquinas Moore
      • Máquinas Mealy
      • Codificación de los estados
        • Máquinas con salidas decodificadas en los estados
      • Máquinas con salidas registradas
        • Máquinas Moore con salidas registradas
    • Memorias
      • Memorias ROM
      • Memorias RAM
  • Estructura
    • Nuevas construcciones para verificación
      • Program
      • Clocking blocks
    • Nuevas construcciones para diseño y verificación
      • Generate
      • Interface
    • Uso combinado interfaz y Clocking Blocks en UVM
  • Verificación
    • Simulación básica
      • Manejo básico del simulador
      • Manejo de simulador HDL desde entorno de diseño HDL
      • Generación de estímulos
      • Observación de resultados
    • Aserciones 1ª parte
      • Aserciones: cuestiones básicas
      • Aserciones: Tipos
      • Aserciones inmediatas
      • Aserciones concurrentes
      • Disable iff
      • Aserciones monociclo
      • Aserción monociclo con implicación
      • Secuencias en la condición de implicación
    • Aserciones 2ª parte
      • Aserciones multiciclo
      • Repeticiones en aserciones multiciclo
      • Aserciones multicliclo con implicación
      • Funciones predefinidas
      • Aserciones de secuencias combinadas
      • Operador Throughout
      • Secuencias
    • Concurrencia
      • Concurrencia en Verilog
      • Concurrencia en Systemverilog
    • Introducción a Clases de Systemverilog
      • Manejo básico de clases 1ª parte
      • Manejo básico de clases 2ª parte
    • RCSG
      • Idea principal
      • Definición
      • Aleatorización
      • Driver
    • Cobertura funcional
      • Idea principal
      • Definición de covergroups
      • Coverpoints y cross
      • Seguimiento e Informes
      • Monitorización y muestreo
    • Banco de pruebas
      • Estructura clásica
      • Paso 1: Introducción de RCSG y cobertura funcional
      • Paso 2: Program y modelo de referencia
      • Paso 3: Clocking block y monitorización
      • Paso 4: Interface y scoreboard
      • Paso 5: ordenandolo todo un poco
      • Estructura SystemVerilog
  • Verificacion UVM
    • Creación del proyecto
    • Creación del top
    • Creación del test
    • Secuencia de estímulos
    • Observación de resultados
    • Cobertura funcional
  • HORARIOS ASIGNATURAS
    • Horario Integración de Sistemas Digitales
  • Coverificación
    • Simulación HDL desde un entorno de simulación de sistemas
  • Acceso usuarios
  • Blog
  • Sintaxis básica
    • Arrays
      • packet arrays
      • unpacked arrays
      • Combinacion “packed and unpacked arrays”
      • Ejemplo RTL
      • Inicialización de arrays
      • Array Referencing & Copying
      • Arrays dinámicos
      • Arrays asociativos
      • Colas
      • Simulación de Arrays
  • Diseño
    • Diseño de FSM
      • Máquinas Moore
      • Máquinas Mealy
      • Codificación de los estados
        • Máquinas con salidas decodificadas en los estados
      • Máquinas con salidas registradas
        • Máquinas Moore con salidas registradas
    • Memorias
      • Memorias ROM
      • Memorias RAM
  • Estructura
    • Nuevas construcciones para verificación
      • Program
      • Clocking blocks
    • Nuevas construcciones para diseño y verificación
      • Generate
      • Interface
    • Uso combinado interfaz y Clocking Blocks en UVM
  • Verificación
    • Simulación básica
      • Manejo básico del simulador
      • Manejo de simulador HDL desde entorno de diseño HDL
      • Generación de estímulos
      • Observación de resultados
    • Aserciones 1ª parte
      • Aserciones: cuestiones básicas
      • Aserciones: Tipos
      • Aserciones inmediatas
      • Aserciones concurrentes
      • Disable iff
      • Aserciones monociclo
      • Aserción monociclo con implicación
      • Secuencias en la condición de implicación
    • Aserciones 2ª parte
      • Aserciones multiciclo
      • Repeticiones en aserciones multiciclo
      • Aserciones multicliclo con implicación
      • Funciones predefinidas
      • Aserciones de secuencias combinadas
      • Operador Throughout
      • Secuencias
    • Concurrencia
      • Concurrencia en Verilog
      • Concurrencia en Systemverilog
    • Introducción a Clases de Systemverilog
      • Manejo básico de clases 1ª parte
      • Manejo básico de clases 2ª parte
    • RCSG
      • Idea principal
      • Definición
      • Aleatorización
      • Driver
    • Cobertura funcional
      • Idea principal
      • Definición de covergroups
      • Coverpoints y cross
      • Seguimiento e Informes
      • Monitorización y muestreo
    • Banco de pruebas
      • Estructura clásica
      • Paso 1: Introducción de RCSG y cobertura funcional
      • Paso 2: Program y modelo de referencia
      • Paso 3: Clocking block y monitorización
      • Paso 4: Interface y scoreboard
      • Paso 5: ordenandolo todo un poco
      • Estructura SystemVerilog
  • Verificacion UVM
    • Creación del proyecto
    • Creación del top
    • Creación del test
    • Secuencia de estímulos
    • Observación de resultados
    • Cobertura funcional
  • HORARIOS ASIGNATURAS
    • Horario Integración de Sistemas Digitales
  • Coverificación
    • Simulación HDL desde un entorno de simulación de sistemas
  • Diseño

    Lectura de la FIFO y su temporización. Problemas asociados.

    septiembre 22, 2021

    La lectura de datos de la FIFO presenta confusiones debido a su temporización. Para ello hay que tener claro cuando ocurren las cosas. Cuando se solicita la lectura de datos y cuando esta lectura se hace efectiva. Lectura de la FIFO. La FIFO es un elemento secuencial, por tanto, los instantes importantes en los elementos secuenciales vienen determinados por el…

    Read More
    José Monzó Ferrer No Comments
  • RISC-V

    RISC-V: Instrucciones auipc y lui en la implementación monociclo.

    diciembre 4, 2020

    Para hacer compatible los programas desarrollados en Venus en nuestra implementación monociclo del RISC-V, sería muy útil el uso en nuestro RISC-V de instrucciones para cargar direcciones de memoria en registros, como puede ser la (load address) o li (load immediate). Las instrucciones la y li son realmente pseudoinstrucciones. El compilador crea dos instrucciones para la (auipc + addi) y…

    Read More
    José Monzó Ferrer No Comments

Categorias de entradas

  • Cuestiones sintácticas (1)
  • Diseño (5)
    • ASM (3)
    • Jerarquía (1)
  • RISC-V (3)
  • Tutoriales (4)
  • Uncategorized (2)
  • Verificación (10)
    • Assert Base Verification (ABV) (1)
    • Verificación física (3)
    • Verificación formal (1)
    • Verificación funcional (2)

ENTRADAS RECIENTES

  • Ago 06, 2025 Sesion 1 microelectrónica avanzada: Descripción
  • Ago 02, 2025 Clases
  • Mar 11, 2025 Verificación Formal (I)
  • Sep 17, 2024 Trabajo con un editor como centro de operaciones de diseño y verificación: Parte I
  • Jun 17, 2022 Sesion 3 Seminario Verificación UVM nivel básico

Comentarios recientes

    Savona Theme by Optima Themes