Skip to content
Rincón de SystemVerilog
Soporte para Verificación de Sistemas Digitales
Acceso usuarios
Blog
Sintaxis básica
Arrays
packet arrays
unpacked arrays
Combinacion “packed and unpacked arrays”
Ejemplo RTL
Inicialización de arrays
Array Referencing & Copying
Arrays dinámicos
Arrays asociativos
Colas
Simulación de Arrays
Diseño
Diseño de FSM
Máquinas Moore
Máquinas Mealy
Codificación de los estados
Máquinas con salidas decodificadas en los estados
Máquinas con salidas registradas
Máquinas Moore con salidas registradas
Memorias
Memorias ROM
Memorias RAM
Estructura
Nuevas construcciones para verificación
Program
Clocking blocks
Nuevas construcciones para diseño y verificación
Generate
Interface
Uso combinado interfaz y Clocking Blocks en UVM
Verificación
Simulación básica
Manejo básico del simulador
Manejo de simulador HDL desde entorno de diseño HDL
Generación de estímulos
Observación de resultados
Aserciones 1ª parte
Aserciones: cuestiones básicas
Aserciones: Tipos
Aserciones inmediatas
Aserciones concurrentes
Disable iff
Aserciones monociclo
Aserción monociclo con implicación
Secuencias en la condición de implicación
Aserciones 2ª parte
Aserciones multiciclo
Repeticiones en aserciones multiciclo
Aserciones multicliclo con implicación
Funciones predefinidas
Aserciones de secuencias combinadas
Operador Throughout
Secuencias
Concurrencia
Concurrencia en Verilog
Concurrencia en Systemverilog
Introducción a Clases de Systemverilog
Manejo básico de clases 1ª parte
Manejo básico de clases 2ª parte
RCSG
Idea principal
Definición
Aleatorización
Driver
Cobertura funcional
Idea principal
Definición de covergroups
Coverpoints y cross
Seguimiento e Informes
Monitorización y muestreo
Banco de pruebas
Estructura clásica
Paso 1: Introducción de RCSG y cobertura funcional
Paso 2: Program y modelo de referencia
Paso 3: Clocking block y monitorización
Paso 4: Interface y scoreboard
Paso 5: ordenandolo todo un poco
Estructura SystemVerilog
Verificacion UVM
Creación del proyecto
Creación del top
Creación del test
Secuencia de estímulos
Observación de resultados
Cobertura funcional
HORARIOS ASIGNATURAS
Horario Integración de Sistemas Digitales
Coverificación
Simulación HDL desde un entorno de simulación de sistemas
Acceso usuarios
Blog
Sintaxis básica
Arrays
packet arrays
unpacked arrays
Combinacion “packed and unpacked arrays”
Ejemplo RTL
Inicialización de arrays
Array Referencing & Copying
Arrays dinámicos
Arrays asociativos
Colas
Simulación de Arrays
Diseño
Diseño de FSM
Máquinas Moore
Máquinas Mealy
Codificación de los estados
Máquinas con salidas decodificadas en los estados
Máquinas con salidas registradas
Máquinas Moore con salidas registradas
Memorias
Memorias ROM
Memorias RAM
Estructura
Nuevas construcciones para verificación
Program
Clocking blocks
Nuevas construcciones para diseño y verificación
Generate
Interface
Uso combinado interfaz y Clocking Blocks en UVM
Verificación
Simulación básica
Manejo básico del simulador
Manejo de simulador HDL desde entorno de diseño HDL
Generación de estímulos
Observación de resultados
Aserciones 1ª parte
Aserciones: cuestiones básicas
Aserciones: Tipos
Aserciones inmediatas
Aserciones concurrentes
Disable iff
Aserciones monociclo
Aserción monociclo con implicación
Secuencias en la condición de implicación
Aserciones 2ª parte
Aserciones multiciclo
Repeticiones en aserciones multiciclo
Aserciones multicliclo con implicación
Funciones predefinidas
Aserciones de secuencias combinadas
Operador Throughout
Secuencias
Concurrencia
Concurrencia en Verilog
Concurrencia en Systemverilog
Introducción a Clases de Systemverilog
Manejo básico de clases 1ª parte
Manejo básico de clases 2ª parte
RCSG
Idea principal
Definición
Aleatorización
Driver
Cobertura funcional
Idea principal
Definición de covergroups
Coverpoints y cross
Seguimiento e Informes
Monitorización y muestreo
Banco de pruebas
Estructura clásica
Paso 1: Introducción de RCSG y cobertura funcional
Paso 2: Program y modelo de referencia
Paso 3: Clocking block y monitorización
Paso 4: Interface y scoreboard
Paso 5: ordenandolo todo un poco
Estructura SystemVerilog
Verificacion UVM
Creación del proyecto
Creación del top
Creación del test
Secuencia de estímulos
Observación de resultados
Cobertura funcional
HORARIOS ASIGNATURAS
Horario Integración de Sistemas Digitales
Coverificación
Simulación HDL desde un entorno de simulación de sistemas
Prácticas
Grupo Pars
septiembre 9, 2024
Read More
Prácticas
Grupo A
mayo 20, 2021
Read More
Prácticas
Grupo B
mayo 20, 2021
Read More